1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
|
///////////////////////////////////////////////////////////////
// File: v810_dis.h
//
// Author: Bob VanderClay (vandercl@umich.edu)
//
// Description: Defines used in v810_dis.cpp(not)
//
//
// History:
// --------
// 8 Apr 1998 - Created
// 9 Apr 1998 - Version 1.0 completed
// Many mods byb David Tucker....
//
#ifndef V810_OPT_H_
#define V810_OPT_H_
#include "v810_ins.h"
#include "vb_types.h"
///////////////////////////////////////////////////////////////////
// Define Modes
#define AM_I 0x01
#define AM_II 0x02
#define AM_III 0x03
#define AM_IV 0x04
#define AM_V 0x05
#define AM_VIa 0x06 // Mode6 form1
#define AM_VIb 0x0A // Mode6 form2
#define AM_VII 0x07
#define AM_VIII 0x08
#define AM_IX 0x09
#define AM_BSTR 0x0B // Bit String Instructions
#define AM_FPP 0x0C // Floating Point Instructions
#define AM_UDEF 0x0D // Unknown/Undefined Instructions
static BYTE am_size_table[] = {
0, // Undefined
2, // AM_I
2, // AM_II
2, // AM_III
4, // AM_IV
4, // AM_V
4, // AM_VIa
4, // AM_VII
4, // AM_VIII
2, // AM_IX
4, // AM_VIb
2, // AM_BSTR
4, // AM_FPP
2, // AM_UDEF
};
///////////////////////////////////////////////////////////////////
// Table of Instructions and Address Modes
typedef struct {
int addr_mode; // Addressing mode
char * opname; // Optcode name (string)
void (*func)(int, int, int); //pointer to handler func =)
} operation;
static operation optable[80] = {
{ AM_I, "mov ", /*&(ins_mov) */ &(ins_err) }, // 0x00
{ AM_I, "add ", /*&(ins_add) */ &(ins_err) }, // 0x01
{ AM_I, "sub ", /*&(ins_sub) */ &(ins_err) }, // 0x02
{ AM_I, "cmp ", /*&(ins_cmp) */ &(ins_err) }, // 0x03
{ AM_I, "shl ", /*&(ins_shl) */ &(ins_err) }, // 0x04
{ AM_I, "shr ", /*&(ins_shr) */ &(ins_err) }, // 0x05
{ AM_I, "jmp ", /*&(ins_jmp) */ &(ins_err) }, // 0x06
{ AM_I, "sar ", /*&(ins_sar) */ &(ins_err) }, // 0x07
{ AM_I, "mul ", /*&(ins_mul) */ &(ins_err) }, // 0x08
{ AM_I, "div ", /*&(ins_div) */ &(ins_err) }, // 0x09
{ AM_I, "mulu ", /*&(ins_mulu) */ &(ins_err) }, // 0x0A
{ AM_I, "divu ", /*&(ins_divu) */ &(ins_err) }, // 0x0B
{ AM_I, "or ", /*&(ins_or) */ &(ins_err) }, // 0x0C
{ AM_I, "and ", /*&(ins_and) */ &(ins_err) }, // 0x0D
{ AM_I, "xor ", /*&(ins_xor) */ &(ins_err) }, // 0x0E
{ AM_I, "not ", /*&(ins_not) */ &(ins_err) }, // 0x0F
{ AM_II, "mov ", /*&(ins_mov_i)*/ &(ins_err) }, // 0x10 // Imediate
{ AM_II, "add ", /*&(ins_add_i)*/ &(ins_err) }, // 0x11
{ AM_II, "setf ", /*&(ins_setf) */ &(ins_err) }, // 0x12
{ AM_II, "cmp ", /*&(ins_cmp_i)*/ &(ins_err) }, // 0x13
{ AM_II, "shl ", /*&(ins_shl_i)*/ &(ins_err) }, // 0x14
{ AM_II, "shr ", /*&(ins_shr_i)*/ &(ins_err) }, // 0x15
{ AM_II, "cli ", /*&(ins_ei) */ &(ins_err) }, // 0x16
{ AM_II, "sar ", /*&(ins_sar_i)*/ &(ins_err) }, // 0x17
{ AM_II, "trap ", /*&(ins_trap) */ &(ins_err) }, // 0x18
{ AM_IX, "reti ", /*&(ins_reti) */ &(ins_err) }, // 0x19 //BRKRETI
{ AM_IX, "halt ", /*&(ins_halt) */ &(ins_err) }, // 0x1A //STBY
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x1B // Unknown
{ AM_II, "ldsr ", /*&(ins_ldsr) */ &(ins_err) }, // 0x1C
{ AM_II, "stsr ", /*&(ins_stsr) */ &(ins_err) }, // 0x1D
{ AM_II, "sei ", /*&(ins_di) */ &(ins_err) }, // 0x1E
{AM_BSTR, "BSTR ", /*&(ins_bstr) */ &(ins_err) }, // 0x1F // Special Bit String Instructions
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x20 // Unknown // This is a fudg on our part
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x21 // Unknown // We have 6 and 7 bit instructions
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x22 // Unknown // this is filled in by the Conditional Branch Instructions
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x23 // Unknown
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x24 // Unknown
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x25 // Unknown
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x26 // Unknown
{AM_UDEF, "??? ", /*&(ins_err) */ &(ins_err) }, // 0x27 // Unknown
{ AM_V, "movea", /*&(ins_movea)*/ &(ins_err) }, // 0x28
{ AM_V, "addi ", /*&(ins_addi) */ &(ins_err) }, // 0x29
{ AM_IV, "jr ", /*&(ins_jr) */ &(ins_err) }, // 0x2A
{ AM_IV, "jal ", /*&(ins_jal) */ &(ins_err) }, // 0x2B
{ AM_V, "ori ", /*&(ins_ori) */ &(ins_err) }, // 0x2C
{ AM_V, "andi ", /*&(ins_andi) */ &(ins_err) }, // 0x2D
{ AM_V, "xori ", /*&(ins_xori) */ &(ins_err) }, // 0x2E
{ AM_V, "movhi", /*&(ins_movhi)*/ &(ins_err) }, // 0x2F
{ AM_VIa, "ld.b ", /*&(ins_ld_b) */ &(ins_err) }, // 0x30
{ AM_VIa, "ld.h ", /*&(ins_ld_h) */ &(ins_err) }, // 0x31
{AM_UDEF, "muli ", /*&(ins_muli) */ &(ins_err) }, // 0x32 // Unknown
{ AM_VIa, "ld.w ", /*&(ins_ld_w) */ &(ins_err) }, // 0x33
{ AM_VIb, "st.b ", /*&(ins_st_b) */ &(ins_err) }, // 0x34
{ AM_VIb, "st.h ", /*&(ins_st_h) */ &(ins_err) }, // 0x35
{AM_UDEF, "maci ", /*&(ins_maci) */ &(ins_err) }, // 0x36 // Unknown
{ AM_VIb, "st.w ", /*&(ins_st_w) */ &(ins_err) }, // 0x37
{ AM_VIa, "in.b ", /*&(ins_in_b) */ &(ins_err) }, // 0x38
{ AM_VIa, "in.h ", /*&(ins_in_h) */ &(ins_err) }, // 0x39
{ AM_VIa, "caxi ", /*&(ins_caxi) */ &(ins_err) }, // 0x3A
{ AM_VIa, "in.w ", /*&(ins_in_w) */ &(ins_err) }, // 0x3B
{ AM_VIb, "out.b", /*&(ins_out_b)*/ &(ins_err) }, // 0x3C
{ AM_VIb, "out.h", /*&(ins_out_h)*/ &(ins_err) }, // 0x3D
{ AM_FPP, "FPP ", /*&(ins_fpp) */ &(ins_err) }, // 0x3E //Floating Point Instruction, Special Case
{ AM_VIb, "out.w", /*&(ins_out_w)*/ &(ins_err) }, // 0x3F
{ AM_III, "bv ", /*&(ins_bv) */ &(ins_err) }, // 0x40
{ AM_III, "bl ", /*&(ins_bl) */ &(ins_err) }, // 0x41 //BC 0x41
{ AM_III, "be ", /*&(ins_be) */ &(ins_err) }, // 0x42 //BZ 0x42
{ AM_III, "bnh ", /*&(ins_bnh) */ &(ins_err) }, // 0x43
{ AM_III, "bn ", /*&(ins_bn) */ &(ins_err) }, // 0x44
{ AM_III, "br ", /*&(ins_br) */ &(ins_err) }, // 0x45
{ AM_III, "blt ", /*&(ins_blt) */ &(ins_err) }, // 0x46
{ AM_III, "ble ", /*&(ins_ble) */ &(ins_err) }, // 0x47
{ AM_III, "bnv ", /*&(ins_bnv) */ &(ins_err) }, // 0x48
{ AM_III, "bnl ", /*&(ins_bnl) */ &(ins_err) }, // 0x49 //BNC 0x49
{ AM_III, "bne ", /*&(ins_bne) */ &(ins_err) }, // 0x4A //BNZ 0x4A
{ AM_III, "bh ", /*&(ins_bh) */ &(ins_err) }, // 0x4B
{ AM_III, "bp ", /*&(ins_bp) */ &(ins_err) }, // 0x4C
{ AM_III, "nop ", /*&(ins_nop) */ &(ins_err) }, // 0x4D
{ AM_III, "bge ", /*&(ins_bge) */ &(ins_err) }, // 0x4E
{ AM_III, "bgt ", /*&(ins_bgt) */ &(ins_err) }, // 0x4F
};
// All instructions greater than 0x50 are undefined (this should not be possible of course)
// Structure for holding the SubOpcodes, Same as above, without the InsType.
typedef struct {
char * opname; // Optcode name (string)
void (*func)(int, int, int); //pointer to handler func =)
} suboperation;
// Bit String Subopcodes
static suboperation bssuboptable[16] = {
{ "sch0bsu", &(ins_sch0bsu) }, // 0x00
{ "sch0bsd", &(ins_sch0bsd) }, // 0x01
{ "sch1bsu", &(ins_sch1bsu) }, // 0x02
{ "sch1bsd", &(ins_sch1bsd) }, // 0x03
{ "BError4", &(ins_err) }, // 0x04 // Unknown
{ "BError5", &(ins_err) }, // 0x05 // Unknown
{ "BError6", &(ins_err) }, // 0x06 // Unknown
{ "BError7", &(ins_err) }, // 0x07 // Unknown
{ "orbsu ", &(ins_orbsu) }, // 0x08
{ "andbsu ", &(ins_andbsu) }, // 0x09
{ "xorbsu ", &(ins_xorbsu) }, // 0x0A
{ "movbsu ", &(ins_movbsu) }, // 0x0B
{ "ornbsu ", &(ins_ornbsu) }, // 0x0C
{ "andnbsu", &(ins_andnbsu) }, // 0x0D
{ "xornbsu", &(ins_xornbsu) }, // 0x0E
{ "notbsu ", &(ins_notbsu) }, // 0x0F
};
// Floating Point Subopcodes
static suboperation fpsuboptable[16] = {
{ "cmpf.s ", &(ins_cmpf_s ) }, // 0x00
{ "FError1", &(ins_err ) }, // 0x01 // Unknown
{ "cvt.ws ", &(ins_cvt_ws ) }, // 0x02
{ "cvt.sw ", &(ins_cvt_sw ) }, // 0x03
{ "addf.s ", &(ins_addf_s ) }, // 0x04
{ "subf.s ", &(ins_subf_s ) }, // 0x05
{ "mulf.s ", &(ins_mulf_s ) }, // 0x06
{ "divf.s ", &(ins_divf_s ) }, // 0x07
{ "xb ", &(ins_xb ) }, // 0x08 // Undocumented opcode XB -- Special case, NOT an FPU opcode
{ "xh ", &(ins_xh ) }, // 0x09 // Undocumented opcode XH -- Special case, NOT an FPU opcode
{ "rev ", &(ins_rev ) }, // 0x0A // Undocumented opcode XH -- Special case, NOT an FPU opcode
{ "trnc.sw", &(ins_trnc_sw )}, // 0x0B
{ "mpyhw ", &(ins_mpyhw ) }, // 0x0C // Undocumented opcode MPYHW -- Special case, NOT an FPU opcode
{ "FErrorD", &(ins_err ) }, // 0x0D // Unknown
{ "FErrorE", &(ins_err ) }, // 0x0E // Unknown
{ "FErrorF", &(ins_err ) }, // 0x0F // Unknown
};
// All instructions greater than 0x50 are undefined (this should not be possible of course)
///////////////////////////////////////////////////////////////////
// Opcodes for V810 Instruction set
#define V810_OP_MOV 0x00
#define V810_OP_ADD 0x01
#define V810_OP_SUB 0x02
#define V810_OP_CMP 0x03
#define V810_OP_SHL 0x04
#define V810_OP_SHR 0x05
#define V810_OP_JMP 0x06
#define V810_OP_SAR 0x07
#define V810_OP_MUL 0x08
#define V810_OP_DIV 0x09
#define V810_OP_MULU 0x0A
#define V810_OP_DIVU 0x0B
#define V810_OP_OR 0x0C
#define V810_OP_AND 0x0D
#define V810_OP_XOR 0x0E
#define V810_OP_NOT 0x0F
#define V810_OP_MOV_I 0x10
#define V810_OP_ADD_I 0x11
#define V810_OP_SETF 0x12
#define V810_OP_CMP_I 0x13
#define V810_OP_SHL_I 0x14
#define V810_OP_SHR_I 0x15
#define V810_OP_CLI 0x16
#define V810_OP_SAR_I 0x17
#define V810_OP_TRAP 0x18
#define V810_OP_RETI 0x19
#define V810_OP_HALT 0x1A
//0x1B
#define V810_OP_LDSR 0x1C
#define V810_OP_STSR 0x1D
#define V810_OP_SEI 0x1E
#define V810_OP_BSTR 0x1F //Special Bit String Inst
//0x20 - 0x27 // Lost to Branch Instructions
#define V810_OP_MOVEA 0x28
#define V810_OP_ADDI 0x29
#define V810_OP_JR 0x2A
#define V810_OP_JAL 0x2B
#define V810_OP_ORI 0x2C
#define V810_OP_ANDI 0x2D
#define V810_OP_XORI 0x2E
#define V810_OP_MOVHI 0x2F
#define V810_OP_LD_B 0x30
#define V810_OP_LD_H 0x31
#define V810_OP_MULI 0x32 // Unknown
#define V810_OP_LD_W 0x33
#define V810_OP_ST_B 0x34
#define V810_OP_ST_H 0x35
#define V810_OP_MACI 0x36
#define V810_OP_ST_W 0x37
#define V810_OP_IN_B 0x38
#define V810_OP_IN_H 0x39
#define V810_OP_CAXI 0x3A
#define V810_OP_IN_W 0x3B
#define V810_OP_OUT_B 0x3C
#define V810_OP_OUT_H 0x3D
#define V810_OP_FPP 0x3E //Special Float Inst
#define V810_OP_OUT_W 0x3F
// Branch Instructions ( Extended opcode only for Branch command)
// Common instrcutions commented out
#define V810_OP_BV 0x40
#define V810_OP_BL 0x41
#define V810_OP_BE 0x42
#define V810_OP_BNH 0x43
#define V810_OP_BN 0x44
#define V810_OP_BR 0x45
#define V810_OP_BLT 0x46
#define V810_OP_BLE 0x47
#define V810_OP_BNV 0x48
#define V810_OP_BNL 0x49
#define V810_OP_BNE 0x4A
#define V810_OP_BH 0x4B
#define V810_OP_BP 0x4C
#define V810_OP_NOP 0x4D
#define V810_OP_BGE 0x4E
#define V810_OP_BGT 0x4F
//#define V810_OP_BC 0x41
//#define V810_OP_BZ 0x42
//#define V810_OP_BNC 0x49
//#define V810_OP_BNZ 0x4A
// Bit String Subopcodes
#define V810_OP_SCH0BSU 0x00
#define V810_OP_SCH0BSD 0x01
#define V810_OP_SCH1BSU 0x02
#define V810_OP_SCH1BSD 0x03
#define V810_OP_ORBSU 0x08
#define V810_OP_ANDBSU 0x09
#define V810_OP_XORBSU 0x0A
#define V810_OP_MOVBSU 0x0B
#define V810_OP_ORNBSU 0x0C
#define V810_OP_ANDNBSU 0x0D
#define V810_OP_XORNBSU 0x0E
#define V810_OP_NOTBSU 0x0F
// Floating Point Subopcodes
#define V810_OP_CMPF_S 0x00
#define V810_OP_CVT_WS 0x02
#define V810_OP_CVT_SW 0x03
#define V810_OP_ADDF_S 0x04
#define V810_OP_SUBF_S 0x05
#define V810_OP_MULF_S 0x06
#define V810_OP_DIVF_S 0x07
#define V810_OP_XB 0x08
#define V810_OP_XH 0x09
#define V810_OP_REV 0x0A
#define V810_OP_TRNC_SW 0x0B
#define V810_OP_MPYHW 0x0C
#endif // V810_OPT_H_
|
